First Hit

End of Result Set



L10: Entry 1 of 1

File: JPAB

Oct 1, 1990

PUB-NO: JP402245736A

DOCUMENT-IDENTIFIER: JP 02245736 A

TITLE: LIQUID CRYSTAL DEVICE AND ITS PRODUCTION

PUBN-DATE: October 1, 1990

INVENTOR-INFORMATION:

NAME COUNTRY

TANIGUCHI, HIDEAKI ORITSUKI, RYOJI SASANO, AKIRA

ASSIGNEE-INFORMATION:

NAME COUNTRY

HITACHI LTD

APPL-NO: JP01066147

APPL-DATE: March 20, 1989

US-CL-CURRENT: 349/122; 349/FOR.119

INT-CL (IPC): G02F 1/136; G02F 1/13; H01L 29/784

ABSTRACT:

PURPOSE: To obtain a liquid crystal display device in which a conductive film does not corrode by coating a terminal and at least a part of a signal line connected to the terminal with an ITO film and providing an opaque conductive film between the end part of a silicone nitride film and the signal line coated with the ITO film.

CONSTITUTION: The end part of the scanning signal line GL is connected to a gate terminal GTM. The terminal GTM and the part where the scanning signal line GL is connected to the terminal GTM are made of the 1st conductive film gl, which is coated with the 1st conductive film dl consisting of the ITO film. An island-shaped pattern which is the 2nd conductive film d2 made of chrome, where a source electrode SD 1 and a drain electrode SD 2 are formed, is provided between the end part of a protective film PSV 1 made of the silicon nitride film and the scanning signal line GL. Since water does not infiltrate between the scanning signal line GL and the protective film PSV 1, the scanning signal line GL is prevented from corroding because of the ionization of the 1st conductive film g1 and the 1st conductive film d1 even when potential difference occurs between adjacent scanning signal lines GL. Thus, the liquid crystal display device where the signal line does not corrode is obtained.

COPYRIGHT: (C) 1990, JPO& Japio

◎ 公 開 特 許 公 報(A) 平2-245736

⑤Int. Cl. 5
 G 02 F 1/136 1/13
 H 01 L 29/784

識別配号 500 101 **庁内整理番号**

(3)公開 平成2年(1990)10月1日

7370-2H 8910-2H

8624-5F H 01 L 29/78

3 1 1 A

審査請求 未請求 請求項の数 2 (全16頁)

6発明の名称 液晶表示装置およびその製造方法

②特 願 平1-66147

晃

②出 願 平1(1989)3月20日

⑩発明者谷口 秀明

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

@発明者折付 良

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

@発明者 笹野

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

加出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

個代 理 人 弁理士 小川 勝男

外1名

明 組 春

1.発明の名称

液晶表示装置およびその製造方法

- 2. 特許請求の範囲
 - 1. 様膜トランジスタと国素電極とを画素の一様 成要素とするアクティブ・マトリクス方式の被 品表示装置において、端子および上記端子と接 続された信号線の少なくとも一部をITO膜で 被覆し、窒化シリコン膜の端部と上記ITO膜 で被覆された上記信号線との間に不透明導電膜 を設けたことを特徴とする液晶表示装置。
 - 2. 薄膜トランジスタと画素電極とを画楽の一様 成要素とするアクティブ・マトリクス方式の被 品表示装置を製造する方法において、ゲート総 緑膜として使用される絶縁膜を設け、上記絶縁 膜上に上記画素電極を形成したのち、不透明専 電膜によりソース電極、ドレイン電極を形成す ることを特徴とする被品表示装置の製造方法。
- 3. 発明の詳細な説明

【産業上の利用分野】

この発明は、被晶表示装置、特に、薄膜トラン ジスタ等を使用したアクティブ・マトリクス方式 の被晶表示装置に関する。

【従来の技術】

アクティブ・マトリクス方式の被晶表示装置は、マトリクス状に配列された複数の画素電極の各々に対応して非線形素子(スイッチング素子)を設けたものである。各画素における液晶は理論的には常時駆動方式を採用している、いわゆる単純マトリクス方式と比べてアクティブ方式はココントラストが良く特にカラーでは欠かせない技術となりつつある。スイッチング素子として代表的なものとしては薄膜トランジスタ(TFT)がある。

従来のアクティブ・マトリクス方式の液晶表示 装置においては、特開昭61-151516号公報に示さ れるように、ITO膜(透明導電膜)の上に直接 窒化シリコン膜を形成している。

また、従来のアクティブ・マトリクス方式の液 晶表示装置の製造方法においては、不透明導電膜 によりソース電極、ドレイン電極を形成したのち に、ITO膜からなる透明画楽電極を設けている。 「森明が解決しようとする情景無力

しかし、ITO膜の上に直接窓化シリコン膜を形成したときには、窓化シリコン膜を選元性雰囲気で形成するから、窓化シリコン膜を形成する際に、ITO膜が遠元されて、ITO膜と窒化シリコン膜との接着が悪くなるので、窓化シリコン膜の協部においてITO膜と窒化シリコン膜との間に水分が浸入するため、隣接する導電膜間に電位差が生ずると、導電膜がイオン化して、導電膜が腐食する。

また、不透明導電膜によりソース電極、ドレイン電極を形成したのちに、ITO膜からなるドレオ 関素電極を設けたときには、ソース電極、ドレオン電極を形成する際に、ゲート絶縁膜として使用される絶縁膜の表面が汚染されるから、ゲート絶縁膜として使用される絶縁膜と透明画素電極を形成すると連携が悪くなるので、透明画素電極を形成する、透明

糠膜として使用される絶糠膜を設け、上記絶糠膜 上に上記画素電極を形成したのち、不透明導電膜 によりソース電極、ドレイン電極を形成する。

【作用】

この液晶表示装置においては、窒化シリコン膜の端部とITO膜で被覆された信号線との間に不透明導電膜を設けているから、窒化シリコン膜の端部においては、信号線を被覆したITO膜が還元されることはない。

また、この被品表示装置の製造方法においては、 絶縁膜上に面素電極を形成したのち、不透明導電 膜によりソース電極、ドレイン電極を形成するか ら、清浄な絶縁膜上に面素電極を形成することが できるので、絶縁膜と透明画素電極の接着が良好 となる。

【実施例】

以下、この発明の構成について、アクティブ・マトリクス方式のカラー被 品表示装置にこの発明を適用した実施例とともに説明する。

なお、実施例を説明するための全図において、

西素電極が損傷して、点欠陥になるとともに、遺 明 画素電極を形成するときに、サイドエッチング 量が大きくなるので、遺明画素電極の面積が小さ くなる。

この発明は上述の課題を解決するためになされたもので、導電膜が腐食することがない液晶表示 装置、点欠陥になることがなく、かつ透明画素電 低が小さくならない液晶表示装置の製造方法を提 供することを目的とする。

【課題を解決するための手段】

この目的を逮成するため、この発明においては、 薄膜トランジスタと画素電極とを画素の一構成要 素とするアクティブ・マトリクス方式の液晶表示 装置において、嫡子および上記嫡子と接続された 信号線の少なくとも一部をITO膜で被覆し、窓 化シリコン膜の嫡部と上記ITO膜で被覆された 上記信号線との間に不透明導電膜を設ける。

また、薄膜トランジスタと画素電優とを画素の 一構成要素とするアクティブ・マトリクス方式の 液晶表示装置を製造する方法において、ゲート絶

同一機能を有するものは同一符号を付け、その繰 り返しの説明は省略する。

第2A図はこの発明が適用されるアクティブ・マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図であり、第2B図は第2A図の『B-『B切断線における断面と表示パネルのシール部付近の断面を示す図であり、第2C図は第2A図の『C-『C切断線における断面図である。また、第3図(薬部平面図)には、第2A図に示す画業を複数配置したときの平面図を示す。

く再考記録》

第2A図に示すように、各画素は、関接する2本の走査信号線(ゲート信号線又は水平信号線)GLと、関接する2本の映像信号線(ドレイン信号線又は垂直信号線)DLとの交差領域内(4本の信号線で囲まれた領域内)に配置されている。各画素は薄膜トランジスタTFT、画素電極ITO1および付加容量Caddを含む。走査信号線GLは、列方向に延在し、行方向に延在し、列

方向に複数本配置されている。

《パネル斯面全体構造》

第2B図に示すように、被品層LCを基準に下部透明ガラス基板SUB1側には辞牒トランジスタTFTおよび透明画素電極ITO1が形成され、上部透明ガラス基板SUB2側には、カラーフィルタFIL、遮光用ブラックマトリクスパターンBMが形成されている。下部透明ガラス基板SUB1側は、たとえば、1・1 [mm]程度の厚さで構成されている。

第2B図の中央部は一両素部分の断面を示しているが、左側は透明ガラス基板SUB1およびSUB2の左側縁部分で外部引出配線の存在する部分の断面を示している。右側は、透明ガラス基板SUB1およびSUB2の右側縁部分で外部引出配線の存在しない部分の断面を示している。

第2B図の左側、右側のそれぞれに示すシール材 S L は、液晶 L C を封止するように構成されており、液晶封入口(図示していない)を除く透明ガラス基板 S U B 1 および S U B 2 の 棒周囲全体

に沿って形成されている。シール材SLは、たと えば、エポキシ樹脂で形成されている。

前記上部透明ガラス基板SUB2側の共通透明 関楽電極ITO2は、少なくとも一個所において、 級ペースト材SILによって、下部透明ガラス基 板SUB1側に形成された外部引出配線に接続さ れている。この外部引出配線は、前述したゲート 電極GT、ソース電極SD1、ドレイン電極SD 2のそれぞれと同一製造工程で形成される。

配向膜ORIIおよびORI2、透明面素電極ITO、共通透明面素電極ITO、保護膜PSV 1およびPSV2、純緑膜GIのそれぞれの層は、シール材SLの内側に形成される。偏光板POLは、下部透明ガラス基板SUB1、上部透明ガラス基板SUB2のそれぞれの外側の表面に形成されている。

被品LCは、被品分子の向きを設定する下部配向膜ORI1および上部配向膜ORI2の間に封入され、シール部SLよってシールされている。 下部配向膜ORI1は、下部透明ガラス基板S

UB1側の保護膜PSV1の上部に形成される。

上部透明ガラス基板SUB2の内側(液晶側)の表面には、進光膜BM、カラーフィルタFIL、保膜膜PSV2、共通透明調素電極(COM)ITO2および上部配向膜ORI2が順次積層して設けられている。

この被晶表示装置は、下部透明ガラス基板SUB1例、上部透明ガラス基板SUB2例のそれぞれの層を別々に形成し、その後、上下透明ガラス基板SUB1およびSUB2を重ね合せ、両者間に被晶LCを封入することによって組み立てられる

【辞膜トランジスタTFT♪

薄膜トランジスタTFTは、ゲート電極GTに 正のパイアスを印加すると、ソースードレイン間 のチャネル抵抗が小さくなり、パイアスを零にす ると、チャネル抵抗は大きくなるように動作する。

各両来の薄膜トランジスタTFTは、 画案内に おいて3つ(複数)に分割され、薄膜トランジスタ (分割薄膜トランジスタ)TFT1、TFT2およ

くゲート電極GT≫

ゲート電極 G T は、第4 図(第2 A 図の層 g 1、g 2 および A S のみを描いた 平面 図)に詳細に示すように、走査信号線 G L から垂直方向(第2 A 図および第4 図において上方向)に突出する形状

で構成されている(T字形状に分岐されている)。 ゲート電価GTは、薄膜トランジスタTFT1~ TFT3のそれぞれの形成領域まで突出するよう に構成されている。薄膜トランジスタTFT1~ TFT3のそれぞれのゲート電価GTは、一体に (共通ゲート電価として)構成されており、走査信 号線GLに連続して形成されている。ゲート電価 GTは、薄膜トランジスタTFTの形成領域において大きい段差を作らないように、単層の第1導 電膜 g 1 で構成する。第1導電膜 g 1は、たとえばスパッタで形成されたクロム (Cr) 膜を用い、 1000[A] 程度の膜厚で形成する。

このゲート電極GTは、第2A図、第2B図および第4図に示されているように、半導体層ASを完全に覆うよう(下方からみて)それより大き目に形成される。したがって、基板SUB1の下方に蛍光灯等のパックライトBLを取付けた場合、この不透明のCェゲート電極GTが影となって、半導体層ASにはパックライト光が当たらず、光照射による導電現象すなわちTFTのオフ特性劣

合腰で構成されている。この走査信号線GLの第 1 導電膜 g 1 は、前記ゲート電極GTの第1 導電 膜 g 1 と同一製造工程で形成され、かつ一体に構 成されている。第2 導電膜 g 2 は、たとえば、ス パッタで形成されたアルミニウム膜を用い、1000 ~5500[A]程度の膜厚で形成する。第2 導電膜 g 2 は、走査信号線GLの抵抗値を低減し、信号伝 建速度の高速化(画楽の情報の書込特性向上)を 図ることができるように構成されている。

また、走査信号線GLは、第1導電膜 g 1 の幅 寸法に比べて第2導電膜 g 2 の幅寸法を小さく構成している。すなわち、走査信号線GLは、その 個盤の段差形状がゆるやかになっている。

さらに、第1A図~第1C図に示すように、走査信号線GLの婚部はゲート増子GTMに接続されており、端子GTMおよび走査信号線GLの婚子GTMと接続された部分は第1導電膜g1からなり、第1導電膜g1は透明画素電極ITO1が形成されるITO膜からなる第1導電膜d1(説明後述)によって被覆され、また室化シリコン膜

化は起きにくくなる。なお、ゲート電極GTの本来の大きさは、ソース・ドレイン電極SD1とSD2間をまたがるに最低限必要な(ゲート電極とソース・ドレイン電極の位置合わせ余裕分も含めて)幅を持ち、チャンネル幅Wを決めるその奥行き長さはソース・ドレイン電極間の距離(チャンネル長) L との比、すなわち相互コンダクタンス gmを決定するファクタW/Lをいくつにするかによって決められる。

この実施例におけるゲート電極の大きさは勿論、 上述した本来の大きさよりも大きくされる。

ゲート電極GTのゲートおよび遮光の機能面からだけで考えれば、ゲート電極GTおよび走変信号線線GLは単一の層で一体に形成しても良く、この場合不透明導電材料としてSiを含有させたA1、網A1、Pdを含有させたA1等を選ぶことができる。

〈走査信号線G L ≫

前記走査信号線GLは、第1導電膜g1および その上部に設けられた第2導電膜g2からなる複

からなる保護膜PSV1(説明後述)の煽部と走を信号線GLとの間にソース電極SD1、ドレイン電極SD2が形成されるクロムからなる第2項電便 2(説明後述)で島状パターンが設けられて助き、このため、保護膜PSV1の関節にはも、走査信号線GLを被覆した第1導電膜PSV1との環節において走査信号線GLと保護膜PSV1との接着が良好となるので、走査信号線GLと保護膜PSV1との膜PSV1とので、走査信号線GLと保護膜PSV1との関係を対したとなるので、走力はないにないとなるので、走力はないにないとなるので、走査信号線GLが高さることはないたといいた。第1導電膜g1、第1導電膜d1がイオン化して、走査信号線GLが高含することはないた

《ゲート絶縁膜G I≫

絶縁膜GIは、薄膜トランジスタTFT1~T FT3のそれぞれのゲート絶縁膜として使用される。絶縁膜GIは、ゲート電極GTおよび走査信 号線GLの上層に形成されている。絶縁膜GIは、 たとえば、プラズマCVDで形成された窒化珪素 膜を用い、3000[Å]程度の膜厚で形成する。 《半連体層AS》

i型半導体層ASは、第4図に示すように、複数に分割された薄膜トランジスタTFT1~TFT3のそれぞれのチャネル形成領域として使用される。i型半導体層ASは、アモーファスシリコン膜又は多結晶シリコン膜で形成し、約1800[人]程度の膜厚で形成する。

この i 型半導体層 A S は、供給ガスの成分を変えて S i 。 N 。 ゲート絶縁膜 G I の形成に連続して、同じプラズマ C V D 装置で、しかもその装置から外部に露出することなく形成される。 また、オーミックコンタクト用の P をドープした N * 層 d O (第2 B 図) も同様に連続して約 400 [人]の厚さに形成される。 しかる後下側基板 S U B 1 は C V D 装置から外に取り出され、写真処理技術により、N* 層 d O および i 層 A S は第2 A 図、第2 B 図および第4 図に示すように独立した島にパターニングされる。

i、型半球体層ASは、第2A図および第4図に

第2導電膜d 2 は、スパッタで形成したクロム膜を用い、 500~1000[A]の膜厚(この実施例では、 600[A]程度の膜厚)で形成する。クロム膜は、膜厚を厚く形成するとストレスが大きくなるので、 2000[A]程度の膜厚を越えない範囲で形成する。クロム膜は、N+型半導体層d 0 との接触が良好である。クロム膜は、を述する第3導電膜d 3 のアルミニウムがN+型半導体層d 0 に拡散することを防止する、所謂パリア層を構成する。第2導電膜d 2 としては、クロム膜の他に、高融点金属(Mo、Ti、Ta、W)膜、高融点金属シリサイド(MoSia、TiSia、TaSia、WSia)膜で形成してもよい。

第2導電膜 d 2を写真処理でパターニングした 後、同じ写真処理用マスクで或は第2導電膜 d 2 をマスクとして N * 型半導体層 d 0 が除去される。 つまり、i 型半導体層 A S 上に残っていた N * 型 半導体層 d 0 は第2導電膜 d 2 以外の部分がセル フアラインで除去される。このとき、 N * 型半導 体層 d 0 はその厚さ分は全て除去されるようエッ 詳細に示すように、走査信号線GLと映像信号線DLとの交差部(クロスオーパ部)の両者関にも設けられている。この交差部 i 型半導体層ASは、交差部における走査信号線GLと映像信号線DLとの短絡を低減するように構成されている。
《ソース・ドレイン電極SD1、SD2》

複数に分割された薄膜トランジスタTFT1~ TFT3のそれぞれのソース電極SD1とドレイン電極SD2とは、第2A図、第2B図および第 5図(第2A図の第1導電膜d1~第3導電膜d 3のみを描いた平面図)で詳細に示すように、 i 型半導体層AS上にそれぞれ麓隔して設けられている。

ソース電極SD1、ドレイン電極SD2のそれぞれは、N*型半導体層d0に接触する下層側から、第2導電膜d2、第3導電膜d3を順次重ね合わせて構成されている。ソース電磁SD1の第2導電膜d2および第3導電膜d3は、ドレイン電極SD2のそれぞれと同一製造工程で形成される。

チされるので i 型半導体層 A S も若千その表面部分でエッチされるが、その程度はエッチ時間で制 細すれば良い。

しかる後第3導電膜 d 3 が、アルミニウムのスパッタリングで3000~5500[A]の膜厚(この実施例では、3500[A]程度の膜厚)に形成される。アルミニウム膜は、クロム膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極SD1、ドレイン電極SD2および映像信号線DLの抵抗値を低減するように構成されている。第3導電膜 d 3 としては、アルミニウム膜の他に、シリコン(Si)や網(Cu)を添加物として含有させたアルミニウム膜で形成してもよい。

ソース電極 S D 1 の第2導電膜 d 2、ドレイン 電極 S D 2 の第2導電膜 d 2 のそれぞれは、上層 の第3導電膜 d 3 に比べて内側に(チャンネル領 域内に)大きく入り込んでいる。つまり、これら の部分における第2導電膜 d 2 は、第3導電膜 d 3 とは無関係に薄膜.トランジスタTFTのゲート 長しを規定できるように構成されている。

ソース電極SD1は、透明導電膜(Induis-Tin -Oxide ITO:ネサ膜)から成りかつ1000~2000 [人]の腹厚 (この実施例では、1200[人]程度の膜 厚)の第1導電膜d1で形成された透明画楽電極 ITO1 (説明後述) に接続されている。ソース 電価SD1は、i型半導体層ASの段差形状(N + 型半導体層40の膜厚と主型半導体層ASの膜 厚とを加算した膜厚に相当する段差)に沿って構 成されている。具体的には、ソース電極SD1は、 i型半導体層ASの段差形状に沿って形成された 第2導電膜d2と、この第2導電膜d2の上部に それに比べて透明菌素電極ITO1と接続される 側を小さいサイズで形成した第3導電膜 d 3 とで 構成されている。ソース電極SD1の第3導電膜 d 3 は、第2導電膜 d 2 のクロム膜がストレスの 増大から厚く形成できず、i型半導体層ASの段 差形状を乗り越えられないので、この主型半導体 層ASを乗り越えるために構成されている。つま り、第3導電膜d3は、厚く形成することでステ ップカパレッジを向上している。第3導電膜d3

は、厚く形成できるので、ソース電価SD1の抵抗値(ドレイン電価SD2や映像信号線DLについても同様)の低減に大きく寄与している。透明画楽電価ITO1は第2導電膜d2に接続するように構成されている。第1導電膜d1と第2導電間の接続部の段差形状が小さいので、確実に接続することができるとともに、第1導電膜d1と第3が酸化されることはない。

《函表電極ⅠT○1》

前記透明画素電極ITO1は、各画素毎に設けられており、液晶表示部の画楽電極の一方を構成する。透明画素電極ITO1は、画素の複数に分割された神膜トランジスタTFT1~TFT3のそれぞれに対応して3つの透明画素電極(分割透明画素電極)E1、E2、E3に分割されている。 透明画素電極E1~E3は各々神膜トランジスタTFTのソース電極SD1に接続されている。

透明画素電極E1~E3のそれぞれは、実質的

に同一面積となるようにパターニングされている。 このように、1 国素の薄膜トランジスタTFT を複数の薄膜トランジスタTFT1~TFT3に 分割し、この複数に分割された薄膜トランジスタ TFT1~TFT3のそれぞれを複数に分割した 透明画素電極E1~E3のそれぞれを接続すること とにより、分割された一部分(たとえば、TFT 1)が点欠陥になっても、画素全体でみれば点欠 陥でなくなる(TFT2およびTFT3が欠陥で ない)ので、点欠陥の確率を低減することができ、 また欠陥を見にくくすることができる。

また、前記画素の分割された透明画素電価E1~E3のそれぞれを実質的に同一面積で構成することにより、透明画素電価E1~E3のそれぞれと共通透明画素電価ITO2とで構成されるそれぞれの被品容量(Cpix)を均一にすることができる。

《保護膜PSV1》

審膜トランジスタTPTおよび透明図素電極 I TQ1上には、保護膜PSV1が設けられている。 保護膜 P S V 1 は、主に、薄膜トランジスタTFTを湿気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜 P S V 1 は、たとえば、プラズマ C V D で形成した酸化珪素膜や窒化珪素膜で形成されており、8000[A] 程度の膜厚で形成する。

【遮光膜BM】

上部基板SUB2側には、外部光(第2B図では上方からの光)がチャネル形成領域として使用されるi型半導体層ASに入射されないように、建蔵膜BMが設けられ、第6図のハッチングに示すようなパターンとされている。なお、第6図は第2A図におけるITO膜層d3、フィルタ層FILおよび透光膜BMのみを描いた平面図である。 建光膜BMは、光に対する遮蔽性が高い、たとえば、アルミニウム膜やクロム膜等で形成されており、この実施例では、クロム膜がスパッタリングで1300[人]程度の膜厚に形成される。

したがって、TPT1~3の共通半導体層ASは上下にある。 産光膜BMおよび大き目のゲート電

なお、バックライトをSUB2個に取り付け、 SUB1を観察例(外部舞出側)とすることもで きる。

《共通電板ITO2》

共通透明 画楽電極ITO2は、下部透明ガラス 基板SUB1 例に画素母に設けられた透明画楽電 種ITO1に対向し、液晶の光学的な状態は各画 素電極ITO1と共通電極ITO2面の電位差 (電界)に応答して変化する。この共通透明画素 電極ITO2には、コモン電圧Vcom が印加され

ことができる。まず、上部透明ガラス基板 S U B 2 の表面に染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタ R を形成する。 次に、 同様な工程を施すことによって、 緑色フィルタ G 、青色フィルタ B を 関次形成する。

《保護膜PSV2》

保護膜PS V 2 は、前記カラーフィルタ F I L を異なる色に染め分けた染料が液晶 L C に溺れることを防止するために設けられている。保護膜 P S V 2 は、たとえば、アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。

く留典配列>

前記被品表示部の各面素は、第3図および第7 図に示すように、走査信号線GLが延在する方向 と同一列方向に複数配置され、面素列 X 1 , X 2 , X 3 , X 4 , … のそれぞれを構成している。各國素 列 X 1 , X 2 , X 3 , X 4 , … のそれぞれの画素は、 薄膜トランジスタTFT1~TFT3および透明 るように構成されている。コモン電圧Vcom は、映像信号級DLに印加されるロウレベルの駆動電圧Vd minとハイレベルの駆動電圧Vd maxとの中間電位である。

《カラーフィルタFIL》

カラーフィルタFILは、次のように形成する

画楽電極E1~E3の配置位置を同一に構成して いる。つまり、奇数醤素列又1,又3,…のそれぞ れの醤素は、薄膜トランジスタTFT1~TFT 3の配置位置を左側、透明面素電極 E 1 ~ E 3の 配置位置を右側に構成している。奇数画素列入1, X3.…のそれぞれの行方向の隣りの偶数画素列 X2.X4.…のそれぞれの関素は、奇数菌素列X 1.X3.…のそれぞれの画素を前記映像信号線D Lの砥在方向を基準にして線対称でひっくり返し た面表で構成されている。すなわち、面表列又2, X4,…のそれぞれの画楽は、薄膜トランジスタ TFT1~TFT3の配置位置を右側、透明画表 世経E1~E3の配置位置を左側に構成している。 そして、画業列又2,又4,…のそれぞれの画素は、 百素列 X 1, X 3, ··· のそれぞれの画素に対し、列 方向に半面素間隔移動させて(ずらして)配置さ れている。つまり、画業列又の各画業間隔を 1.0 .(1.0ピッチ)とすると、次段の画素列又は、各 置業間隔を 1.0とし、前段の置業列Xに対して列 方向に 0.5画楽間隔(0.5ピッチ)ずれている。

各国素間を行方向に延在する映像信号線 D L は、 各画表列 X 間において、半画素間隔分 (0.5ピッチ分) 列方向に延在するように構成されている。

その結果、第7図に示すように、前段の画素列 Xの所定色フィルタが形成された画素(たとえば、 画楽列X。の赤色フィルタRが形成された画素) と次段の画案列Xの同一色フィルタが形成された 画素(たとえば、画素列X4の赤色フィルタ Rが 形成された画素)とが 1.5 画楽間隔(1.5 ピッチ) 離隔され,また、RGBのカラーフィルタ FIL は三角形配置となる。カラーフィルタ FIL GBの三角形配置構造は、各色の混色を良くする ことができる。

また、映像信号線DLは、各面素列X間において、半面素間隔分しか列方向に延在しないので、 隣接する映像信号線DLと交差しなくなる。したがって、映像信号線DLの引き回しをなくしその 占有面積を低減することができ、また映像信号線 DLの迂回をなくし多層配線構造を廃止すること

L字状に屈折して形成されている。この重ね合せは、第2C図からも明らかなように、透明顕素電極E1~E3のそれぞれを一方の電極PL2とし、瞬りの走査信号線GLを他方の電極PL1とする保持容量素子(静電容量素子)Caddを構成する。この保持容量素子Caddの誘電体膜は、薄膜トランジスタTFTのゲート絶縁膜として使用される絶縁膜GIと同一層で構成されている。

保持容量 Cadd は、第4図からも明らかなように、ゲート線 G L の 1 層目 g 1 の幅を広げた部分に形成されている。なお、ドレイン線 D L と交差する部分の層 g 1 はドレイン線との短絡の確率を小さくするため細くされている。

保持容量素子 Cadd を構成するために重ね合わされる透明画素電極 E 1 ~ E 3 のそれぞれと容量電極線(g 1)との間の一部には、前記ソース電極 S D 1 と同様に、段芝形状を乗り越える際に透明画素電極 I T O 1 が断線しないように、第1 部電膜 d 1 および第2 導電膜 d 2 で構成された鳥領域が設けられている。この島領域は、透明画素電

ができる。

《表示パネル全体等価回路》

この被品表示部装置の等価回路を第8図に示す。
XiG, Xi+1G, …は、緑色フィルタGが形成される囲素に接続された映像信号線DLである。
XiB, Xi+1B, …は、青色フィルタBが形成される画素に接続された映像信号線DLである。
Xi+1R, Xi+2R, …は、赤色号線Cフィルルを開発に映像信号線 である。
で選択されるの映像信号線 のよび第7回の表示で選択される。
Yi+1, Yi+2, …のそれぞれる。
同様に、Yi+1, Yi+2, …のそれぞれる。
同様に、Yi+1, Yi+2, …のそれぞれと
直接のほとである。これらの定意信号線GLである。
強度とである。これらの定意信号線GLである。
企動を変回路に接続されている。

《付加容量 Caddの構造》

透明國業電価E1~E3のそれぞれは、薄膜トランジスタTFTと接続される嫡部と反対側の嫡部において、隣りの走査信号線GLと重なるよう、

極ITO1の面積(関口率)を低下しないように、 できる限り小さく構成する。

《付加容量 Caddの等価回路とその動作》

第2A図に示される画楽の等価回路を第9図に示す。第9図において、Cgsは薄膜トランジスタTPTのゲート電低GTおよびソース電低SD1間に形成される寄生容量である。寄生容量Cgsの誘電体膜は純緑膜GIである。Cpix は透明画楽電低ITO1(PIX)および共通透明画楽電極ITO2 (COM)間で形成される液晶容量である。液晶容量Cpix の誘電体膜は液晶LC、保護膜PSV1および配向膜ORII,ORI2である。Vlcは中点電位である。

前記保持容量素子 Cadd は、TFTがスイッチングするとき、中点電位(西森電極電位) Vicに対するゲート電位変化 Δ Vg の影響を低減するように動く。この様子を式で表すと

Δ V lc = (Cgs/(Cgs+Cadd+Cpix)) × Δ V g となる。ここで Δ V lcは Δ V g による中点電位の 変化分を表わす。この変化分 Δ V lcは液晶に加わ る直流成分の原因となるが、保持容量 C add を大きくすればする程その値を小さくすることができる。また、保持容量 C add は放電時間を長くする作用もあり、TPTがオフした後の映像情報を長く蓄積する。液晶 L C に印加される直流成分の低減は、液晶 L C の寿命を向上し、液晶表示画面の切り替え時に前の画像が残る所謂焼き付きを低減することができる。

前述したように、ゲート電極GTは半導体層ASを完全に覆うよう大きくされている分、ソース・ドレイン電極SD1、SD2とのオーバラップ面積が増え、したがって寄生容量Cgsが大きくなり中点電位V1cはゲート(走査)信号Vgの影響を受け易くなるという逆効果が生じる。しかし、保持容量Caddを設けることによりこのデメリットも解消することができる。

前記保持容量素子 Cadd の保持容量は、画業の書込特性から、液晶容量 Cpix に対して 4~8倍 (4・Cpix < Cadd < 8・Cpix)、重ね合せ容量 Cgs に対して8~32倍 (8・Cgs < Cadd

出願された特願昭62-95125号に記載される直流相殺方式(D C キャンセル方式)に基づき、第10回(タイムチャート)に示すように、走査信号線 D L の駆動電圧を制御することによってとができる。第10回において、Viは任意の走査信号線 G L の駆動電圧である。Veeは走査信号線 G L の駆動電圧である。Veeは走査信号線 G L に印加されるロウレベルの駆動電圧 V d min 、V d d は走査信号線 G L に印加されるロウレベルの駆動電圧 V d min 、 V d d は走査信号線 G L に印加されるハイレベルの駆動電圧 V d max である。各時刻 t = t 1~t。における中点電位 V lc (第9回参照)の電圧変化分ム V 1~ム V ・は次のようになる。

 $\Delta V_1 = -(C_{gs}/C) \cdot V_2$ $\Delta V_2 = +(C_{gs}/C) \cdot (V_1 + V_2)$

- (Cadd/C)·V2

 $\Delta V_{3} = -(C_{5}/C) \cdot V_{1}$

 $+ (Cadd/C) \cdot (V1 + V2)$

 $\Delta V_{\bullet} = -(C \text{ add} / C) \cdot V 1$

だだし、資素の合計の容量:C=Cgs+Cpix

<32·Cgs) 程度の値に設定する。

《付加容量 Cadd電極線の結線方法》

容量電極線としてのみ使用される最終段の走査信号線GL(または初段の走査信号線GL)は、第8図に示すように、共通透明面楽電極ITO2は、第2B図に示すように、液晶表示装置の周縁部において緩ペースト材SLによって外部引出配線に接続されている。しかも、この外部引出配線の一部の準電層(81および82)は走査信号線GLと同一製造工程で構成されている。この結果、最終段の容量電極線GLは、共通透明画楽電低ITO2に簡単に接続することができる。

または、第8図の点線で示すように、最終段 (初段)の容量電極線GLを初段(最終段)の走 査信号線GLに接続しても良い。なお、この接続 は液晶表示部内の内部配線或は外部引出配線によ って行うことができる。

《付加容量 Cadd走査信号による直流分相報》
この被品表示装置は、先に本願出顧人によって

+ Cadd

ここで、走査信号線G L に印加される駆動電圧 が充分であれば(下記【注】参照)、被品 L C に 加わる直流電圧は、

 Δ V, + Δ V。= (Cadd・V 2 - Cgs・V 1)/C となるので、Cadd・V 2 = Cgs・V 1 とすると、 被品 L C に 加 わる 直流電圧は 0 になる。

つまり、直流相較方式は、重ね合せ容量Cgsによる中点電位Vlcの引き込みによる低下分を、保持容量楽子Cadd および次段の走査信号線GL (容量電極線)に印加たる範動電圧によって押し上げ、被晶LCに加わる直流成分を極めて小さくすることができる。この結果、被晶表示装置は被晶LCの寿命を向上することができる。勿論、 透光効果を上げるためにゲートGTを大きくした 場合、それに伴って保持容量Cadd の値を大きくすれば良い。

つぎに、この発明に係る被品表示装置の製造方法について説明する。まず、7059ガラス(商品名)からなる下部透明ガラス基板SUB1上に膜厚が1100[A]のクロムからなる第1導電膜g1をスパッタリングにより設ける。つぎに、エッチング液として硝酸型技術で第1導電膜giを選択的にエッチングすることによって、走査信号線のにエッチングすることによって、大・電極GTM、ドレイン端子、映像信号線のドレイン端子と接続

された一部および保持容量素子 Cadd の電極 P L 1を形成する。つぎに、レジストを判離被S50 2 (商品名)で除去したのち、〇。アッシャーを 1分間行なう。つぎに、膜厚が1000[人]のアルミ ニウムーシリコンーパラジウム(またはアルミニ ウムーパラジウム、アルミニウムーシリコン、ア ルミニウムーシリコンーチタン、アルミニウムー シリコンー網等)からなる第2導電膜g2をスパ ッタリングにより設ける。つぎに、エッチング被 としてリン酸と硝酸と酢酸との混酸を使用した写 真触刻技術で第2導電膜g2を選択的にエッチン グすることにより、走査信号線GLの第2層を形 成する。つぎに、ドライエッチング装置にSF。 ガスを導入して、シリコン等の残渣を除去したの ち、レジストを除去する。つぎに、プラズマCV D装置にアンモニアガス、シランガス、窒素ガス を導入して、膜厚が3500[入]の窒化シリコン膜を 設け、プラズマCVD装置にシランガス、水素ガ スを導入して、膜厚が1800~2200[太]のi型非晶 費シリコン膜を設けたのち、プラズマCVD装置

に水煮ガス、ホスフィンガスを導入して、膜厚が 400[太]のN*型シリコン膜を設ける。つぎに、 ドライエッチングガスとしてSF。、CCA。を 使用した写真無刻技術でN⁺型シリコン膜、i型 非晶質シリコン膜を選択的にエッチングすること により、i型半導体層ASを形成する。つぎに、 レジストを除去したのち、ドライエッチングガス としてSF。を使用した写真触刻技術で、窒化シ リコン膜を選択的にエッチングすることによって、 絶縁膜GIを形成する。つぎに、レジストを除去 したのち、蕨厚が1200[4]のITO膜からなる第 1 導電膜 d 1 をスパッタリングにより設ける。つ ぎに、エッチング液として塩酸と硝酸との混酸を 使用した写真無刻技術で第1導電膜 d 1 を選択的 にエッチングすることにより、透明函素電価IT O1およびゲート端子GTM、ドレイン端子の最 上層を形成する。つぎに、レジストを除去し、 230℃、N. ガス雰囲気でペークしたのち、膜厚

230℃、N. ガス雰囲気でベークしたのち、膜厚が 600~1200[A]たとえば 600[A]のクロムからなる第2導電膜 d 2をスパッタリングにより形成

する。つぎに、写真無刻技術で第2導電膜 d 2 を 選択的にエッチングすることにより、映像信号線 DL、ソース電極SD1、ドレイン電極SD2の 第1層を形成するとともに、走査信号線GL、映 像信号線DL上の保護膜PSV1の端部となるべ き位置に島状パターンを形成する。つぎに、レジ ストを除去する前に、ドライエッチング装置に CCI。、SF。を導入して、N*型シリコン膜 を選択的にエッチングすることにより、N+ 型半 導体層d0を形成する。つぎに、レジストを除去 したのち、膜厚が3000~5500[人]たとえば3500 [】]のアルミニウムーパラジウム、アルミニウム ーシリコン、アルミニウムーシリコンーチタン、 ・アルミニウムーシリコンー飼等からなる第3導電 膜d3をスパッタリングにより散ける。つぎに、 写真無刻技術で第3導電膜 d 3を選択的にエッチ ングすることにより、映像信号線DL、ソース電 極SD1、ドレイン電極SD2の第2層を形成す る。つぎに、レジストを除去したのち、プラズマ CVD装置にアンモニアガス、シランガス、窒素 ガスを導入して、腹厚が1 [mm]の窒化シリコン腹を設ける。つぎに、ドライエッチングガスとしてSP。を使用した写真斂刻技術で窒化シリコン膜を選択的にエッチングすることによって、保護膜PSV1を形成する。

以上、本発明者によってなされた発明を、前記

実施例に基づき具体的に説明したが、この発明は、 前記実施例に限定されるものではなく、その要旨 を逸脱しない範囲において種々変更可能であることは勿論である。

たとえば、上述実施例においては、ゲート電極 形成→ゲート絶録膜形成→半導体層形成→ソース・ ドレイン電極形成の逆スタガ構造を示したが、上 下関係または作る頗番がそれと逆のスタガ構造で もこの発明は有効である。また、上述実施例にお いては、下部透明ガラス基板SUB1が7059 ガラスからなる場合について説明したが、脊板ガ ラス、他のノンアルカリガラスなどからなる下部 透明ガラス基板を用いてもよい。さらに、上述実 旅例においては、第1導電膜g1によって保持容 量素子Cadd の電価PL1を形成したが、ITO 膜により保持容量素子 Cadd の電極 P L 1 を形成 してもよい。また、下部透明ガラス基板SUB1 の両面にディップ処理により膜厚が 700~1200 [人]のSiO。膜を設けてもよい。さらに、第2 導電膜 d 2と第3導電膜 d 3とを1回のフォトエ

ッチングにより形成してもよい。

【発明の効果】

以上説明したように、この発明に係係部とITO 膜で被でされた信号線との間に不透明を設けているから、窒化シリコン膜の端部においてはない。 信号線を被覆したITO膜が還元されて信号線といって、窒化シリコン膜の端部において信号線とので、窒化シリコン膜の端部において信号線と変化シリコン膜との間に水分が没入しない。 ので、質けずる信号線間に変化差が生じたとしても、 信号線を構成する導電膜がイオン化することはなく、信号線が腐食することはない。

また、この発明に係る液晶表示装置の製造方法 においては、絶縁膜上に面素電極を形成したのち、 不透明導電膜によりソース電極、ドレイン電極を 形成するから、清浄な絶縁膜上に画素電極を形成 することができる。このため、絶縁膜と画素電極 との接着が良好となるから、画素電極を形成する ときに、画素電極を構成する膜がレジストととも このように、この発明の効果は顕著である。

4. 図面の簡単な説明

電復層とカラーフィルタ層のみを描いたとを重ね合せた状態における要部平面図、第8図はアクティブ・マトリックス方式のカラー被晶表示装置の被晶表示部を示す等価回路図、第9図は第2A図に記載される画素の等価回路図、第10図は直流相殺方式による走査信号線の駆動電圧を示すタイムチャートである。

S U B … 透明ガラス基板

G L ··· 走查信号線

D L … 映像信号線

GI…絶無膜

GT…ゲート電極

AS…i型半導体層

SD…ソース電極またはドレイン電極

PSV…保護膜

B M··· 建光膜

L C … 液晶

TFT… 薄膜トランジスタ

ITO… 透明菌素電極

g,d…導電膜


Cadd···保持容量素子 Cgs···重ね合せ容量


Cpix…被品容量

G T M … ゲート増子


代理人 弁理士 小。川 勝









第20図




第2B図




第3図







第5図




第6図




第9図



第10図



第7図



第8図

